車輛研究測試中心 研發處 影像與電控工程專案 張右龍

科技日新月異，隨著積體電路處理速度越來越快速，代表其內部訊號變換的速度也隨之倍增，相對就容易產生電磁干擾問題，而電磁干擾的問題往往會造成系統不穩定甚至有誤動作的情形發生！輕者系統異常、重者對生命安全構成危害。所以一個理想的訊號處理系統，首先需考量訊號的完整性(Signal Integrity)與電源的完整性(Power Integrity)，以確保系統產品功能的完整性；因此在PCB設計製作上，有諸多事項需要考量，包含：電路各模組功能分析、零件擺置、PCB疊構設計、PCB Layout 設計準則落實、電磁模擬等EMC防治等技術，並運用這些規則與設計技術，進行實際測試以觀察抑制雜訊之效果，於時域(time domain)角度觀察，需確保驅動器輸出的信號波形完整不變的傳送到接收器，而於頻域 (frequency domain)角度觀察，要確保信號的各次諧波的幅度不變而相位隨頻率呈線性變化。

一般在硬體電路製作上，設計初期的電路分析，為方便計算，元件皆假設為理想值，因此倘若硬體參數設計錯誤，是非常容易發現與修正的；現實上，一塊多層板(Multi layer)的PCB中，在操作頻率越來越高的情況下，PCB板各層上的每條走線(trace)均是屬於一個訊號發散的3D電磁場空間，包含傳導、輻射與感應耦合現象，這會讓電路變的不再只是單純的邏輯電路，一旦發生雜訊干擾現象，往往原因難尋，且單看線路設計圖是永遠找不出原因的。 在PCB的設計流程上，步驟大致如圖一所示；一般來說，在設計初期若沒有全面考量PCB板上訊號干擾的問題，產品在功能面的表現上，起初不會有太大的問題，到了測試驗證階段時，才會發現產品可靠度的問題接踵而來，此時發生的EMI問題，通常需要耗費更高的時間與人力來解決，最終多是回到設計階段重新Layout、PCB製作與加工，產品的量產時程將延遲且成本將提高數倍；因此，若工程人員在設計初期，即導入PCB Design-in的觀念，提早分析PCB走線上干擾源可能發生的原因，針對這些雜訊源的成因，做各項修正、預防與抑制措施，將能有效縮短產品開發時程與節省成本。

電磁相容問題在目前產品不斷運用數位新科技推陳出新之下，顯其重要性與時效性，而且更是絕大多數產品設計者無法迴避的課題；因此，經濟部標準檢驗局為鼓勵國內產業界、學界重視電磁相容的設計與分析技術，自2009年開始，每年定期舉辦EMC電磁相容設計競賽，競賽區分為初賽與複賽二階段，評鑑內容包含PCB Layout、焊接製作、功能測試、EMI模擬分析與雜訊抑制等設計技巧，繁複的競賽項次最主要目的為加強團隊合作解決問題之能力，以培育具電磁相容設計與分析能力之高級科技人才。車輛中心為響應EMC Design-in的精神，於今年透過EMC電磁相容設計競賽，由以往的設計經驗及搭配電磁模擬軟體，進行競賽電路的走線、平面共振分析，並從PCB板的Placement、堆疊設計、電容效應、特性阻抗、迴流路徑、訊號延遲與平面共振等問題，逐項的分析與探討其產生輻射雜訊的原因並與實測結果來驗證這些設計技巧的差異性，非常高興，車輛中心在本次競賽中榮獲產業組甲等獎項的肯定，圖二為10月17日於台大會議中心接受標檢局莊副局長的頒獎鼓勵。

一般而言，解決EMC的問題越往源頭越容易解決，而且解決的成本亦越低，因此EMC技術發展的趨勢是由系統開始，而後逐漸朝模組與電路板設計方向研究，未來則無庸置疑地必須往晶片層級解決電磁相容的問題，即為在設計階段，IC未製造前，方能解決積體電路電磁相容(IC-EMC: Integrated Circuit Electromagnetic Compatibility) 相關的問題。

圖一 PCB 設計流程

圖二  ARTC 於EMC設計競賽獲頒產業組甲等獎